文件名称：fir verilog
文件大小：1.53MB
文件格式：RAR
更新时间：2014-10-04 16:56:46
fir verilog
本文包含fir的工程文件，其中fir是由matlab生成的，但是有AD和DA的控制。
【文件预览】：
fir
----fir.qws(527B)
----Hlp.v(33KB)
----fir.asm.rpt(7KB)
----fir.sof(148KB)
----fir.done(26B)
----fir.tan.summary(1KB)
----Hlp_tb.v(315KB)
----fir.map.smsg(126B)
----fir.vwf(17KB)
----transcript(826B)
----fir.pin(20KB)
----fir.map.rpt(281KB)
----fir.v(38KB)
----fir.map.summary(460B)
----Hlp_tb_sim.do(277B)
----firtb.v.txt(0B)
----fir.pof(512KB)
----fir.qpf(1KB)
----fir.dpf(239B)
----Hlp_synplify.tcl(180B)
----fir.tan.rpt(85KB)
----db()
--------fir.sim.cvwf(1KB)
--------prev_cmp_fir.map.qmsg(89KB)
--------cntr_c4h.tdf(3KB)
--------fir.fnsim.qmsg(87KB)
--------shift_taps_gem.tdf(3KB)
--------fir.eds_overflow(4B)
--------add_sub_geh.tdf(1KB)
--------add_sub_0gh.tdf(1KB)
--------prev_cmp_fir.asm.qmsg(2KB)
--------add_sub_sfh.tdf(1KB)
--------add_sub_rfh.tdf(1KB)
--------add_sub_pfh.tdf(1KB)
--------add_sub_vfh.tdf(1KB)
--------fir.sim.qmsg(10KB)
--------wed.wsf(9KB)
--------fir.fnsim.hdb(204KB)
--------add_sub_ufh.tdf(1KB)
--------fir.hier_info(44KB)
--------fir.sld_design_entry.sci(154B)
--------fir.eco.cdb(161B)
--------add_sub_qfh.tdf(2KB)
--------fir.simfam(10B)
--------fir.db_info(137B)
--------fir.fnsim.cdb(243KB)
--------fir.sim.hdb(3KB)
--------shift_taps_tvm.tdf(3KB)
--------prev_cmp_fir.fit.qmsg(34KB)
--------fir.cbx.xml(7KB)
--------prev_cmp_fir.sim.qmsg(4KB)
--------cntr_lkf.tdf(3KB)
--------add_sub_tfh.tdf(1KB)
--------altsyncram_iqa1.tdf(12KB)
--------prev_cmp_fir.qmsg(87KB)
--------add_sub_ofh.tdf(1KB)
--------fir.sim.rdb(154KB)
--------fir.tmw_info(71B)
--------prev_cmp_fir.tan.qmsg(70KB)
--------fir.sld_design_entry_dsc.sci(154B)
----fir.fit.rpt(211KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----Hlp_compile.do(22B)
----fir.flow.rpt(7KB)
----Hlp_tb_compile.do(37B)
----fir.sim.rpt(5.35MB)
----fir.v.bak(38KB)
----fir.fit.summary(598B)
----fir.qsf(4KB)