文件名称：verilog 实现16阶fir滤波器
文件大小：910KB
文件格式：RAR
更新时间：2022-06-12 08:51:01
fpga FIR verilog
此代码为通过verilog实现16阶FIR滤波器，滤波器的系数通过matlab fdatool生成
【文件预览】：
FIR
----FIR.ldf(880B)
----FIR_TB.v(2KB)
----promote.xml(252B)
----FIR.v(6KB)
----FIR_tcr.dir()
--------pn190311175945.tcr(218B)
--------pn190318123337.tcr(164B)
----.run_manager.ini(899B)
----FIR1.sty(14KB)
----impl1()
--------automake.log(7KB)
--------FIR_impl1.lsedata(527KB)
--------hdla_gen_hierarchy.html(5KB)
--------message.xml(1004B)
--------synthesis_lse.html(8KB)
--------synthesis.log(6KB)
--------FIR_impl1_summary.html(6KB)
--------xxx_lse_cp_file_list(47KB)
--------fir_lse_lsetwr.html(29KB)
--------xxx_lse_sign_file(119KB)
--------.vdbs()
--------FIR_impl1.lpf(70B)
--------fir_prim.v(1.35MB)
--------FIR_impl1.ngd(2.47MB)
--------FIR_impl1_lattice.synproj(669B)
--------fir_lse.twr(27KB)
--------FIR_impl1.arearep(685B)
--------.build_status(2KB)
--------fir_drc.log(645B)
----FIR_tcl.html(2KB)
----reportview.xml(409B)
----test()
--------moduleparser_command.log(261B)
--------test.ado(698B)
--------test.tops(26B)
--------sim_para.tcl(1KB)
--------test.spf(412B)
--------test.sort(33B)
--------source_files.lst(33B)
--------._Real_._Math_.vhd(88KB)
----FIR.lpf(36B)