VerilogHDL那些事儿

【文件属性】：

文件名称：VerilogHDL那些事儿

文件大小：8.03MB

文件格式：PDF

更新时间：2021-09-13 13:41:21

verilogHDL FPGA

“建模”顾名思义就是“模块建立”的省略。FPGA 的逻辑资源，好比乐高 的积木，要组合乐高就是需要工具，那 Verilog HDL 就是 FPGA 建模的工具。该PDF包括基础模块的verilog代码讲解，是入门FPGA的必备书籍。