文件名称：基于FPGA解决九连环问题
文件大小：361KB
文件格式：ZIP
更新时间：2021-12-28 10:41:21
FPGA Verilog 九连环
整个ise工程，veilog语言，利用fpga解决九连环的数学问题，按键进行解环操作，用数码管显示结果。
【文件预览】：
shudian1
----top_xst.xrpt(15KB)
----xst()
--------projnav.tmp()
--------dump.xst()
--------work()
----top_map.ncd(37KB)
----top.ptwx(18KB)
----top_map.mrp(9KB)
----top.xpi(46B)
----top_usage.xml(24KB)
----top.lso(6B)
----jiulianhuan_xdb()
--------tmp()
----top_ngdbuild.xrpt(9KB)
----top.stx(0B)
----top.bld(983B)
----iseconfig()
--------shudian1.projectmgr(6KB)
--------top.xreport(20KB)
--------main.xreport(20KB)
----top.unroutes(303B)
----top.twx(19KB)
----top.syr(30KB)
----top_map.ngm(208KB)
----top.ut(393B)
----_xmsgs()
--------bitgen.xmsgs(573B)
--------xst.xmsgs(8KB)
--------trce.xmsgs(2KB)
--------pn_parser.xmsgs(1KB)
--------ngdbuild.xmsgs(367B)
--------map.xmsgs(1KB)
--------par.xmsgs(3KB)
----xianshi.v(3KB)
----top_summary.xml(409B)
----usage_statistics_webtalk.html(5KB)
----impact_impact.xwbt(191B)
----shudian1.gise(12KB)
----top.prj(102B)
----ipcore_dir()
----top.ngd(117KB)
----Key_debounce.v(1KB)
----top_pad.csv(6KB)
----top.ncd(65KB)
----top.twr(3KB)
----_ngo()
--------netlist.lst(43B)
----top.pad(6KB)
----top_bitgen.xwbt(192B)
----top.par(9KB)
----top_summary.html(9KB)
----top.cmd_log(10KB)
----main.v(3KB)
----top.bgn(5KB)
----top.bit(277KB)
----top.drc(405B)
----par_usage_statistics.html(4KB)
----top_envsettings.html(18KB)
----top_guide.ncd(65KB)
----top_pad.txt(20KB)
----xianshi.bmm(0B)
----current_webtalk_impact.xml(1KB)
----top_map.map(3KB)
----webtalk_pn.xml(3KB)
----shudian1.xise(34KB)
----webtalk_impact.xml(2KB)
----top_par.xrpt(61KB)
----top.xst(1KB)
----top.ngc(73KB)
----webtalk.log(685B)
----xlnx_auto_0_xdb()
--------cst.xbcd(2KB)
----top.pcf(1KB)
----top_map.xrpt(19KB)
----top.v(1KB)
----top.ngr(69KB)
----impact.xsl(1KB)