同步电路设计中CLOCK SKEW的分析.doc

【文件属性】：

文件名称：同步电路设计中CLOCK SKEW的分析.doc

文件大小：180KB

文件格式：DOC

更新时间：2023-05-09 10:11:58

FPGA

本文比较了在同步电路设计中0clock shew和非0clock shew时钟分布对电路性能的影响，分析了通过调整时钟树中CLOCK SKEW来改善电路性能的方法，从而说明非0clock shew时钟分布是如何提高同步电路运行的最大时钟频率的。