文件名称：verilog实现四选一片选功能
文件大小：153KB
文件格式：RAR
更新时间：2022-08-17 09:12:40
verilog
仪器设备：逻辑设计与FPGA实验仪一套 装有ISE的PC机一台
【文件预览】：
smg_1
----xst()
--------projnav.tmp()
--------dump.xst()
--------work()
----v4_1_xst.xrpt(10KB)
----v4_1.bld(969B)
----isim.log(366B)
----v4_1.pad(10KB)
----iseconfig()
--------v4_1.xreport(20KB)
--------smg_1.projectmgr(8KB)
----v4_1.twx(19KB)
----v4_1.drc(184B)
----v4_1_guide.ncd(3KB)
----v4_1.lso(6B)
----v4_1_usage.xml(6KB)
----v4_1.ut(534B)
----v4_1.xst(1KB)
----fuse.log(1KB)
----v4_1_ngdbuild.xrpt(5KB)
----v4_1.xpi(46B)
----v4_1_bitgen.xwbt(162B)
----_xmsgs()
--------bitgen.xmsgs(893B)
--------xst.xmsgs(657B)
--------trce.xmsgs(2KB)
--------pn_parser.xmsgs(573B)
--------ngdbuild.xmsgs(367B)
--------map.xmsgs(865B)
--------par.xmsgs(1KB)
----smg_tf.v(1KB)
----v4_1_map.xrpt(10KB)
----v4_1.twr(3KB)
----v4_1_summary.html(8KB)
----v4_1_map.ngm(6KB)
----usage_statistics_webtalk.html(5KB)
----v4_1.bgn(6KB)
----impact_impact.xwbt(161B)
----smg_tf_stx_beh.prj(125B)
----v4_1.cmd_log(758B)
----ipcore_dir()
----v4_1.syr(10KB)
----smg_tf_isim_beh.wdb(8KB)
----smg_tf_isim_beh.exe(81KB)
----_ngo()
--------netlist.lst(34B)
----v4_1.ngc(2KB)
----v4_1.ptwx(16KB)
----v4_1_pad.txt(48KB)
----v4_1_map.map(2KB)
----v4_1_map.mrp(6KB)
----v4_1.unroutes(159B)
----smg_tf_beh.prj(110B)
----v4_1.prj(23B)
----v4_1_pad.csv(10KB)
----v4_1.bit(128KB)
----isim()
--------pn_info(6B)
--------temp()
--------work()
--------smg_tf_isim_beh.exe.sim()
--------isim_usage_statistics.html(2KB)
----smg_1.gise(15KB)
----smg_1.xise(39KB)
----xilinxsim.ini(16B)
----k1.ucf(125B)
----v4_1.pcf(536B)
----webtalk_pn.xml(3KB)
----v4_1.ncd(3KB)
----v4_1.ngd(3KB)
----v4_1.v(740B)
----webtalk_impact.xml(2KB)
----v4_1.stx(0B)
----v4_1.par(4KB)
----v4_1_summary.xml(408B)
----v4_1_envsettings.html(13KB)
----v4_1_map.ncd(2KB)
----webtalk.log(675B)
----v4_1.ngr(2KB)
----v4_1_par.xrpt(111KB)
----fuse.xmsgs(367B)
----xlnx_auto_0_xdb()
--------cst.xbcd(707B)
----isim.cmd(44B)
----fuseRelaunch.cmd(186B)
----impact.xsl(1KB)