文件名称：基于FPGA的IIC主机数据接收发送控制器
文件大小：38KB
文件格式：ZIP
更新时间：2022-06-08 14:54:20
IIC FPGA Verilog
IIC总线是一种常用的片级总线，它集成于很多器件当中。在构造一个FPGA系统框架中，往往会使用IIC总线对存储器等一些重要的外围器件进行读写。而在这种应用场景之下，IIC主机数据接收发送控制器就成为FPGA工程师所必须掌握的模块。本文设计了一种可进行读写双向操作的IIC主机控制器，但由于未根据传输数据量大小设立足够的缓冲区，因此通过了指示信号来进行信号传输沟通。当实际应用时，使用者可根据实际数据大小标定缓冲区，从而减少控制信号标定带来的复杂性。另外，IIC总线控制器实际上是一个低速设备，由于当中必须使用到计数器，因此会造成关键路径上的大延时。如果需要使整个系统运行在更高的时钟频率下，请使用者使用锁相环为该模块分频出一个小频率时钟，并通过FIFO连接到FPGA内的其它模块。
【文件预览】：
IIC_SOURCE
----IIC.v(24KB)
----IIC读.PNG(26KB)
----IICд.PNG(29KB)