文件名称：FPGA_Histogram equalization.zip
文件大小：16KB
文件格式：ZIP
更新时间：2022-11-28 15:42:06
VERILOG语言 直方图均衡化
基于FPGA的直方图均衡化实现的代码，FPGA上亲测可用，资源占用率较低。
【文件预览】：
Histogram equalization
----transferFunc_ram.v(2KB)
----mlhdlc_heq_FixPt.v.bak(44KB)
----mlhdlc_heq_FixPt_tc.v(2KB)
----SimpleDualPortRAM_256x19b.v(2KB)
----histogram_ram.v(2KB)
----SimpleDualPortRAM_256x19b_block.v(2KB)
----mlhdlc_heq_FixPt_enb_bypass.v(2KB)
----mlhdlc_heq_FixPt.v(44KB)
readme.txt