文件名称：hdmi:通过FPGA上的HDMI发送视频音频
文件大小：3.72MB
文件格式：ZIP
更新时间：2024-05-21 23:37:05
audio video fpga intel xilinx
HDMI | | 用于上的HDMI 1.4b视频/音频输出的SystemVerilog代码。 为什么？ 大多数免费和开源的HDMI源（计算机/游戏机）实现实际上都输出DVI信号，HDMI接收器（电视/显示器）向后兼容。 为了支持音频和其他仅HDMI功能，必须发送真实的HDMI信号。 通过此存储库中的代码，您可以执行此操作，而无需从任何人处获得HDMI IP块许可。 演示：VGA兼容文本模式，Dell Ultrasharp 1080p显示器上为720x480p 用法 从src/获取文件，并将其添加到您自己的项目中。 如果使用 ，则可以将此存储库本身添加为远程模块。 该GitHub组织中还提供了其他用于显示文本/生成声音的有用模块。 请参阅top/top.sv的简单用法示例。 有关运行的代码，请参见 ，如演示GIF所示。 hdmi.sv阅读hdmi.sv的参数，并根据您的情况定
【文件预览】：
hdmi-master
----.gitignore(307B)
----LICENSE-MIT(1KB)
----README.md(12KB)
----.github()
--------workflows()
--------FUNDING.yml(66B)
----test()
--------audio_param_tb()
--------spd_tb()
--------top_tb()
--------audio_clock_tb()
----LICENSE-APACHE(552B)
----src()
--------source_product_description_info_frame.sv(2KB)
--------audio_clock_regeneration_packet.sv(3KB)
--------packet_picker.sv(8KB)
--------hdmi.sv(13KB)
--------packet_assembler.sv(3KB)
--------audio_info_frame.sv(2KB)
--------audio_sample_packet.sv(5KB)
--------tmds_channel.sv(5KB)
--------serializer.sv(11KB)
--------auxiliary_video_information_info_frame.sv(5KB)
--------Manifest.py(317B)
----requirements.txt(25B)
----README_fr.md(2KB)
----demo.gif(3.69MB)
----sim()
--------vsim.do(216B)
--------audio_param_tb()
--------spd_tb()
--------top_tb()
--------audio_clock_tb()
----Manifest.py(36B)
----top()
--------top.sv(1KB)
--------Manifest.py(80B)