文件名称：verilog状态机
文件大小：1KB
文件格式：RAR
更新时间：2016-08-18 11:13:51
状态机 verilog FPGA 逻辑编程
用verilog三态状态机的实现，对于理解verilog状态机语法很有帮助。
【文件预览】：
www.pudn.com.txt
test.v
machine.v
verilog状态机
【文件属性】：
【文件预览】：
www.pudn.com.txt
test.v
machine.v
【文件预览】：
www.pudn.com.txt
test.v
machine.v