FPGA 多时钟设计

【文件属性】：

文件名称：FPGA 多时钟设计

文件大小：125KB

文件格式：DOC

更新时间：2015-09-15 04:32:23

FPGA 多时钟设计

利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。