Verilog HDL数字设计与综合 夏宇闻译(第二版)

时间:2012-04-28 06:33:31
【文件属性】:

文件名称:Verilog HDL数字设计与综合 夏宇闻译(第二版)

文件大小:522KB

文件格式:RAR

更新时间:2012-04-28 06:33:31

硬件描述语言,Verilog

硬件描述语言,夏雨闻老师的比较好,适合入门级学习。


【文件预览】:
000010.pdg
!00004.pdg
000008.pdg
000016.pdg
000030.pdg
!00002.pdg
!00001.pdg
000029.pdg
000027.pdg
000017.pdg
000020.pdg
000011.pdg
000022.pdg
!00003.pdg
000009.pdg
000006.pdg
000021.pdg
000002.pdg
000019.pdg
000015.pdg
000028.pdg
000025.pdg
000013.pdg
000001.pdg
000024.pdg
000026.pdg
000003.pdg
000004.pdg
000018.pdg
000014.pdg
000007.pdg
000023.pdg
000005.pdg
000012.pdg

网友评论