文件名称：verilog数字系统设计教程word版本_夏宇文老师
文件大小：1.52MB
文件格式：ZIP
更新时间：2015-08-23 08:32:41
verilog HDL
夏宇文老师的verilogHDL数字系统设计word版，对于初学verilog和需要深入了解verilog系统设计的开发者都狠实用。
【文件预览】：
夏宇文老师
----correctPage.doc(28KB)
----第四章.doc(430KB)
----第二章.doc(243KB)
----vlogRef1.doc(127KB)
----vlogRef目录.doc(33KB)
----第七章.doc(1MB)
----vlogRef3.doc(221KB)
----第十章.doc(608KB)
----vlogRef2.doc(238KB)
----第八章.doc(704KB)
----vlogRef4.doc(262KB)
----练习十一.doc(220KB)
----第六章.doc(233KB)
----新建 文本文档.txt(76B)
----第三章.doc(890KB)
----第九章.doc(276KB)
----vlogRef5.doc(165KB)
----第五章.doc(248KB)
----后记.doc(30KB)