文件名称：自己写的FPGA的VERILONG语言FIFO
文件大小：4KB
文件格式：RAR
更新时间：2015-11-12 03:19:42
verilog FIFO
4X16 FIFO建模方法，并且给出测试程序。 4X16 FIFO内有4个16位存储单元。 Din 和dout 是输入，输出端。Rstp,readp,writep分别是复位端，读取指令和写入指令输入端。Emptyp和fullp是两个指示FIFO存储单元的使用情况
【文件预览】：
www.pudn.com.txt
FIFO设计程序
----fifotb.v(3KB)
----fifo.v(4KB)
----FIFO.doc(19KB)