文件名称：GrayCode_trans.zip
文件大小：4.12MB
文件格式：ZIP
更新时间：2023-07-02 09:44:49
FPGA Verilog HDL
格雷码（循环二进制单位距离码）是任意两个相邻数的代码只有一位二进制数不同的编码，它 与奇偶校验码同属可靠性编码。 从对应的 n 位二进制码字中直接得到 n 位格雷码码字，需要先对 n 位二进制的码字，从右到 左，以 0 到 n-1 编号。如果二进制码字的第 i 位和 i+1 位相同，则对应的格雷码的第 i 位为 0， 否则为 1（当 i+1=n 时，二进制码字的第 n 位被认为是 0，即第 n-1 位不变） 1、设计一个 4 位的二进制格雷码转换电路。 2. 推导代码并且进行验证。 给出源代码，软件综合运行，并给出 RTL 视图截图，做成一份 pdf