verilog 设计的VGA时序发生器

【文件属性】：
文件名称：verilog 设计的VGA时序发生器
文件大小：5KB
文件格式：V
更新时间：2013-11-04 15:40:51
VGA时序 Verilog verilog 设计的VGA时序发生器 输出颜色和灰度条，上半部分输出颜色条，下半部分输出灰度条 16阶