基于verilog的UDP组帧程序

【文件属性】：

文件名称：基于verilog的UDP组帧程序

文件大小：6KB

文件格式：V

更新时间：2022-03-20 13:16:43

UDP verilog FPGA

verilog编写的UDP数据包组帧程序，输入数据为16位，UDP数据长度，源IP、目的IP、源端口、目的端口可调，输出UDP包为16位；