串并-并串转换

时间:2015-01-08 14:21:54
【文件属性】:

文件名称:串并-并串转换

文件大小:202KB

文件格式:RAR

更新时间:2015-01-08 14:21:54

VHDL 串并 并串转换

用VHDL描述的串并、并串转换 经过啦仿真验证,可以成功的实现转换


【文件预览】:
seri-para
----sptrans.qar(17KB)
----串并-并串转换.doc(402KB)
----sptrans_restored()
--------sptrans.qsf(3KB)
--------sptrans.bdf(9KB)
--------sptrans.qws(2KB)
--------sptrans.vwf(7KB)
--------db()
--------div.v(238B)
--------lights.tcl(613B)
--------div.vwf(2KB)
--------sptrans.qpf(1KB)
--------se2pa.vwf(11KB)
--------se2pa.v(577B)
--------assignment_defaults.qdf(42KB)
--------sptrans.qarlog(273B)
--------pa2se.v(492B)
--------pa2se.vwf(10KB)

网友评论

  • 这是Verilog 并不是vhdl