基于FPGA信号发生器DDS Veirlog代码

【文件属性】：

文件名称：基于FPGA信号发生器DDS Veirlog代码

文件大小：1KB

文件格式：V

更新时间：2022-10-14 07:57:47

DDS 信号发生器 FPGA Verilog HDL

基于FPGA的Verilog HDL语言的DDS 信号发生器，给出的代码是常规结构的12位数据。 注意注意注意！！！代码中的fword和fword_r是32位的，需要修改！！！