文件名称：approximate_adder
文件大小：2KB
文件格式：ZIP
更新时间：2024-05-02 23:16:47
Verilog
近似加法器 Verilog中近似加法器的实现 该存储库需要iverilog来构建 如何使用Icarus Verilog进行构建 make accurate_adder make approximate_adder 或者 make 如何测试实施 make test_accurate_adder make test_approximate_adder 或者 make test
【文件预览】：
approximate_adder-master
----approximate_adder.v(0B)
----.gitignore(32B)
----accurate_adder.v(159B)
----Makefile(672B)
----accurate_adder_tb.v(1KB)
----README.md(340B)
----approximate_adder_tb.v(0B)