基于Verilog_HDL的UART串行通讯模块设计及仿真

【文件属性】：
文件名称：基于Verilog_HDL的UART串行通讯模块设计及仿真
文件大小：996KB
文件格式：PDF
更新时间：2016-06-11 10:06:30
UART 串行通讯 基于Verilog_HDL的UART串行通讯模块设计及仿真串行接口是连接FPGA和PC机的一种简单方式。这个项目向大家展示了如果使用FPGA来创建RS-232收发器。