用 Verilog 和 VHDL 编写的 uart 通信代码（可综合）

【文件属性】：

文件名称：用 Verilog 和 VHDL 编写的 uart 通信代码（可综合）

文件大小：287KB

文件格式：ZIP

更新时间：2023-06-07 14:45:36

Verilog VHDL uart

拿verilog和vhdl编写的串口通信代码(可综合) (with vhdl and verilog prepared by the serial communication code (can be synthesized))

【文件预览】：
uart16550.tar.gz
UART 源码 (lattice version).rar
uart 源码 (VHDL).zip
uart 源码 (Verilog).zip