文件名称：axi4_master_slave
文件大小：1.7MB
文件格式：RAR
更新时间：2022-04-23 11:56:30
verilo axi4
AXI4主机从机源码对应分析： 1. 首先主机会在状态机的控制下在四个状态中跳转，分别时IDLE、INIT_WRITE、INIT_READ、INIT_COMPARE，一开始处于IDLE状态，在init_txn_pulse信号的控制下可跳转到INIT_WRITE状态。在INIT_WRITE状态，init_txn_pulse信号只控制了第一次产生start_single_burst_write信号高电平，而后面start_single_burst_write信号高电平的产生主要依靠burst_write_active信号控制
【文件预览】：
axi4_master_slave
----AXI4_master_slave源码对应分析.docx(117KB)
----axi_4()
--------sva()
--------BP063-BU-01000-r0p1-00rel0.lst(1KB)
--------docs()
----AXI4-master源码分析.docx(86KB)
----AXI信号.pptx(98KB)
----AXI4-assersion.zip(641KB)
----AXI的从机接口.docx(230KB)