文件名称：DDS信号源设计
文件大小：159KB
文件格式：ZIP
更新时间：2021-07-31 10:06:28
电子设计
利用FPGA+DAC ，设计一个DDS 信号发生器分辨率优于1Hz ROM 表长度8 位、位宽10 位 输出频率 ≥ 100kHz （每周期≥10 个点） 显示信号频率/ 频率控制字 （可切换，十六进制显示， 低频时至少含1 位小数） 输入 频率控制 字设置频率 使用最低的时钟频率、 最少的N 和M 位数
【文件预览】：
DDS
----Initial.c(758B)
----picture.h(0B)
----main_uvproj.bak(14KB)
----main.uvgui.如果你喜欢又穷又神经的我(164KB)
----lcd.c(13KB)
----main.c(2KB)
----lcd.h(3KB)
----display.h(143B)
----main.uvopt(9KB)
----ZLG7289.c(3KB)
----8x16.h(44KB)
----Objects()
--------main.hex(28KB)
--------main.lnp(216B)
--------ZLG7289.obj(10KB)
--------lcd.obj(118KB)
--------main.plg(2KB)
--------spi_fpga.obj(3KB)
--------main.obj(15KB)
--------ExtDll.iex(19B)
--------main(147KB)
--------main.build_log.htm(2KB)
--------Initial.obj(4KB)
--------display.obj(7KB)
----spi_fpga.c(756B)
----GB3232.H(5KB)
----GB3232_chinese.H(1KB)
----display.c(416B)
----main.uvgui.19(70KB)
----ZLG7289.h(3KB)
----GB1616.H(1KB)
----main.uvproj(14KB)
----main.uvgui.liwenhao(164KB)
----Initial.h(299B)
----Listings()
--------main.m51(55KB)
--------ZLG7289.lst(7KB)
--------lcd.lst(26KB)
--------main.lst(5KB)
--------Initial.lst(2KB)
--------Ini.lst(554B)
--------spi_fpga.lst(2KB)
--------display.lst(2KB)
----spi_fpga.h(793B)
----main.uvgui_19.bak(70KB)
----main_uvopt.bak(9KB)