文件名称：基于FPGA/CPLD的占空比为1:n的n分频
文件大小：324KB
文件格式：PDF
更新时间：2014-09-21 09:06:36
FPGA CPLD
摘 要:CPLD和 FPGA 都是可编程逻辑器件 ,利用他们进行数字系统设计具有设计开发周期短、 设计制造成本低、 开发 工具先进、 标准产品无需测试、 质量稳定以及实时在线检验等优点。Verilog HDL 是目前应用最为广泛的硬件描述语言之 一 ,可以用来进行各种层次的逻辑设计 ,也可以进行数字系统的逻辑综合、 仿真验证和时序分析。简要介绍了 CPLD/ FPGA 器件的特点和应用范围 ,并以占空比为 1 ∶5 的 5 分频器的设计为例 ,介绍了在 Max + Plus II开发软件下 ,利用 Verilog HDL 硬件描述语言设计数字逻辑电路的过程和方法 ,最后给出了仿真波形。