文件名称：Matlab代码verilog-ConvLayerAccelerator:在Matlab中建模并在Verilog中实现<64>的卷积层加速
文件大小：10.88MB
文件格式：ZIP
更新时间：2024-06-15 20:17:46
系统开源
Matlab代码verilog 加速卷积层 用Verilog编写的卷积层加速器。 对于SCU ELEN249，由Kiran Gunnam教授。 可交付成果 在MATLAB中实现论文（代码1，代码2和代码3）中列出的所有3种方法。 在./matlab/文件夹中完成 为硬件加速器的核心部分建模（如本文的图7所示，在MATLAB和Verilog中，展开因子为<64>的卷积层都应匹配）。 在./64_7/文件夹中完成 为MATLAB中所有3种方法的输入和输出的DRAM访问模式建模。 请参阅./matlab/文件夹中的README.md
【文件预览】：
ConvLayerAccelerator-master
----matlab()
--------imtile.m(698B)
--------code1.m(1KB)
--------code3.m(3KB)
--------imtile_tb.m(555B)
--------lena512color.tiff(768KB)
--------code2.m(2KB)
--------convlayer.m(692B)
--------README.md(2KB)
--------imnorm.m(773B)
----LICENSE(34KB)
----screenshots()
--------normalized_input_feature_maps.png(158KB)
--------output_feature_maps.png(185KB)
----README.md(637B)
----CNN_Paper.pdf(9.88MB)
----64_7()
--------verilog()
--------sixfourseven.m(629B)
--------README.md(850B)
--------mac.m(407B)