文件名称：SIMPLE_MIPS_CPU:一个简单的 MIPS CPU，为了好玩
文件大小：1.39MB
文件格式：ZIP
更新时间：2024-07-08 09:23:17
Verilog
SIMPLE_MIPS_CPU 一个简单的 MIPS CPU，32 位，使用 verilogHDL 设计，在 xilinx vivado 上构建。 东南大学设计：学科“计算机组织与设计”。 用于模拟的 CPU----100%。 板载 CPU----100%。 项目Tcl.----100%。 ALU----100%。 注册表文件----100%。 CONTROL_UNIT----100%。 数据路径----100%。 文件和说明： 子模块（SUB_MODULE）： ALU（ALU\ALU.srcs）： ALU.v: ALU LOGIC.v: AND/OR/XOR/LUI MATH.v：加/减 SHIFT.v：SLL、SRL、SRA ALU_TB.sv：ALU 的测试平台。 REGFILE（REGFILE\REGFILE.srcs）： REGFILE.v: 注册文件 REGF