文件名称：VHDL uart
文件大小：129KB
文件格式：ZIP
更新时间：2013-05-28 03:25:03
VHDL
VHDL uart 利用模块化设计 程序可读性强
【文件预览】：
ch23_UART
----top.vhd.bak(1KB)
----top.pof(2MB)
----transfer.vhd.bak(2KB)
----top.fit.smsg(499B)
----top.fit.summary(596B)
----top.fit.rpt(157KB)
----top.sim.rpt(285KB)
----baud.vhd(548B)
----baud.vwf(2KB)
----db()
--------top.eco.cdb(161B)
--------top.sld_design_entry.sci(154B)
--------top.db_info(137B)
--------mux_5oc.tdf(2KB)
--------prev_cmp_top.sim.qmsg(4KB)
--------wed.wsf(13KB)
--------prev_cmp_top.tan.qmsg(39KB)
--------prev_cmp_top.map.qmsg(18KB)
--------prev_cmp_top.asm.qmsg(2KB)
--------top.sim_ori.vwf(12KB)
--------prev_cmp_top.fit.qmsg(40KB)
--------prev_cmp_top.qmsg(4KB)
----top.qsf(3KB)
----top.map.summary(456B)
----recer.vwf(7KB)
----transfer.vhd(2KB)
----top.asm.rpt(7KB)
----top.vhd(1KB)
----baud.vhd.bak(542B)
----reciever.vhd.bak(2KB)
----top.qpf(907B)
----top.vwf(12KB)
----top.qws(2KB)
----top.tan.summary(966B)
----top.pin(57KB)
----top.bsf(3KB)
----reciever.vhd(2KB)
----top.done(26B)
----top.flow.rpt(5KB)
----top.map.rpt(28KB)
----top.tan.rpt(61KB)
----top.sof(513KB)
----trans.vwf(7KB)