文件名称：Xilinx-ISE-Stopwatch-Timer:Papilio One 的秒表计时器程序
文件大小：2.28MB
文件格式：ZIP
更新时间：2024-07-15 01:03:52
VHDL
Xilinx-ISE-秒表-定时器 数字逻辑设计的最终项目 (EECE 251)，其中我使用 Xilinix ISE 项目导航器为 Papilio One 板创建虚拟原理图。 上传后，Papilio 充当秒表和可编程计时器，可以使用电路板正面的开关进行操作。 时间通过 7 段显示器显示，并可通过按下操纵杆随时暂停。 主目录中包含图表以及一些进一步的说明。 FINAL_FINAL_PROJECT/ 是项目目录，其中包括完整的原理图和组件。 任何附有 .vhd 文件的组件均由宾厄姆顿大学提供，所有其他内容均为原创。 Final_Project.bit 是最终可以上传到 Papilio One 板上的二进制文件。
【文件预览】：
Xilinx-ISE-Stopwatch-Timer-master
----Final_Project.bit(277KB)
----DLD_Final_Project_Description.pdf(417KB)
----DLD_Final_Project_Instructions.docx(5KB)
----README.md(837B)
----FINAL_FINAL_PROJECT()
--------Upcount_Modulo_10.sch(10KB)
--------Subtractor_4.sym(1KB)
--------Synchronizer.sch(3KB)
--------Display_light.symcmd(28B)
--------ipcore_dir()
--------Multiplier_6.sym(930B)
--------Upcount_Mod10.sch(10KB)
--------UpCounter_4.vhd(2KB)
--------iseconfig()
--------Upcount_Modulo_6.sym(2KB)
--------sseg_driver.sym(7KB)
--------Upcount_Modulo_10.sym(2KB)
--------Mod_10_Counter.sch(16KB)
--------sseg_driver_bus.bin(3KB)
--------Display_light.sch(47KB)
--------Display_light.jhd(21B)
--------Subtractor_5.sym(1KB)
--------Timer_SW_Select_bus.sym(1KB)
--------Multiplier_5.sym(930B)
--------Bin_to_Dec_Ones.symlog(0B)
--------Bin_to_Dec.schbak(44KB)
--------Bin_to_Dec_Ones.jhd(23B)
--------Multiplier_6.vhd(528B)
--------Display_light.schbak(334B)
--------Mod_10_Counter.jhd(22B)
--------Bin_to_Dec.schcmd(237B)
--------Upcount_Mod10.jhd(63B)
--------sch2HdlBatchFile(211B)
--------Display_light.symbak(3KB)
--------Mod_10_Counter.sym(2KB)
--------Final_Project_guide.ncd(65KB)
--------Pulser.sch(5KB)
--------Pulser.jhd(14B)
--------UpCounter_26.sym(1KB)
--------Mod_6_Counter.sch(3KB)
--------Mod_6_Counter.symlog(0B)
--------Final_Project.schlog(87B)
--------Final_Project_bitgen.xwbt(355B)
--------Mod_6_Counter.jhd(21B)
--------Subtractor_6.vhd(975B)
--------Final_Project.sch(91KB)
--------Adder_6.vhd(868B)
--------Mod_10_Upcount.sym(2KB)
--------Multiplier_4.vhd(528B)
--------UpCounter_26.vhd(2KB)
--------Upcount_Modulo_6.sch(9KB)
--------Mod_10_Counter.symbak(2KB)
--------Subtractor_8.sym(1KB)
--------Bin_to_Dec_Ones.sym(3KB)
--------Display_light.sym(3KB)
--------Synchronizer.sym(1KB)
--------Mod_10_Counter.symcmd(192B)
--------UpCounter_25.sym(1KB)
--------Display_lighter.sch(334B)
--------Subtractor_5.vhd(975B)
--------Mod_10_Upcount.sch(10KB)
--------Final_Project.schbak(56KB)
--------Multiplier_5.vhd(528B)
--------Final_Project.xise(39KB)
--------Adder_6.sym(1KB)
--------Display_lighter.jhd(23B)
--------Bin_to_Dec.sym(3KB)
--------Bin_to_Dec.jhd(18B)
--------UpCounter_4.sym(1KB)
--------sseg_driver.vhd(3KB)
--------Pulser.sym(1KB)
--------Multiplier_4.sym(930B)
--------Bin_to_Dec_Ones.sch(47KB)
--------Mod_6_Counter.sym(1KB)
--------Bin_to_Dec.sch(44KB)
--------Subtractor_8.vhd(975B)
--------Subtractor_6.sym(1KB)
--------UpCounter_25.vhd(2KB)
--------Timer_SW_Select_bus.jhd(27B)
--------Display_light.schcmd(52KB)
--------Final_Project.schcmd(6KB)
--------Synchronizer.jhd(20B)
--------Upcount_Modulo_10.jhd(67B)
--------Final_Project.gise(1KB)
--------Upcount_Mod10.sym(2KB)
--------Mod_10_Counter.schlog(1KB)
--------sseg_driver_bus.vhd(2KB)
--------Upcount_Modulo_6.jhd(66B)
--------Timer_SW_Select_bus.sch(14KB)
--------Timer_SW_Select.sch(13KB)
--------sseg_driver.bin(7KB)
--------Bin_to_Dec_Ones.schlog(1KB)
--------Subtractor_4.vhd(975B)
----Extra_Diagrams.JPG(1.72MB)