文件名称：AES-VHDL:AES算法的VHDL实现
文件大小：526KB
文件格式：ZIP
更新时间：2024-06-07 06:50:23
VHDL
AES-VHDL AES算法的VHDL实现 该存储库中有AES-128加密和解密算法的简单VHDL实现。 这实际上是我在VHDL实施中的第一次经验！ 综合报告（Zynq-xc7z100-2-ffg1156） 高级HDL综合报告 设备利用率摘要 时序摘要 通量 模拟 测试向量 解密方式 建筑学 综合报告（Spartan6-xc6slx75-3fgg676） 高级HDL综合报告 设备利用率摘要 时序摘要 通量 综合报告（Artix7-xc7a200t-3-ffg1156） 高级HDL综合报告 设备利用率摘要 时序摘要 通量 综合报告（Zynq-xc7z100-2-ffg1156） 高级HDL综合报告 设备利用率摘要 时序摘要 通量 模拟 参考 什么是AES？ 可能有一些人在处理计算机和硬件，但是还没有听说过AES的名称，AES是著名的对称分组密码。 如果您不熟悉AES，[1]是了
【文件预览】：
AES-VHDL-master
----LICENSE(34KB)
----_config.yml(26B)
----README.md(26KB)
----AES-ENC()
--------RTL()
--------Testbench()
--------SynthesisReports()
----Images()
--------loop_unrolled_aes.pdf(31KB)
--------keyschedule_round_function.svg(81KB)
--------loop_unrolled_aes.svg(144KB)
--------aes_dec.svg(278KB)
--------aes_enc.pdf(58KB)
--------aes_enc.svg(259KB)
--------capture_simulation_aes_enc.png(84KB)
--------pipelined_aes.pdf(30KB)
--------pipelined_aes.svg(147KB)
--------keyschedule_round_function.pdf(14KB)
--------capture_simulation_aes_dec.png(86KB)
--------aes_dec.pdf(61KB)
----AES-DEC()
--------RTL()
--------Testbench()
--------SynthesisReports()