文件名称：合并sof和elf生产jic文件脚本E30.rar
文件大小：2KB
文件格式：RAR
更新时间：2023-03-03 16:07:13
FPGA
文件分成两个版本， “合并sof和elf生产jic文件脚本.rar”为EP4CE10+EPCS16的版本，适用于小梅哥所有以EP4CE6、EP4CE10 FPGA芯片开发的FPGA开发板。如AC620、AC601、Starter等等 “合并sof和elf生产jic文件脚本 - 4ce30.rar”为EP4CE30+EPCS64的版本，适用于小梅哥所有以EP4CE30、EP4CE40 FPGA芯片开发的FPGA开发板。如AC6102 工具说明 本工具实现将Quartus ii编译产生的sof文件和NIOS II EDS编译产生的elf文件合并为jic文件，以方便烧写。 根据测试，本工具使用需要具备以下条件： 1、quartus ii软件版本在13.0及以上 2、quartus ii编译生成的sof文件输出目录为根目录下的output_files文件夹下。很多从老版本修改过来工程sof输出目录在工程根目录，因此需要用户自行修改脚本和cof文件 3、nios ii的软件工程路径为quartus 工程根目录下的software文件夹下（一般都能满足） 使用方法 1、将generate_jic.tcl、generate_jic.sh、generate_jic.cof文件拷贝到你的nios ii软件工程下。 2、在eclipse中选中应用工程，注意是应用工程，不是BSP工程，右键->NIOS II->NIOS command shell。 3、NIOS command shell中输入"./generate_jic.sh"。 （运行完成后，会在Quartus II工程根目录下生成一个myoutput_files的文件夹，同时将generate_jic.tcl、generate_jic.cof文件拷贝到工程根目录下。） 4、在quartus ii中点击Tools -> Tcl Scripts，选中generate_jic.tcl，点击run， （运行成功，会在myoutput_files目录下生成名叫hs_combined.jic的文件） 5、烧写hs_combined.jic到FPGA中，对板卡断电重新上电，新固件就可以开始运行了。
【文件预览】：
工程说明.txt
合并sof和elf生产jic文件脚本 - 4ce30
----使用说明.txt(1KB)
----generate_jic.tcl(36B)
----generate_jic.sh(730B)
----generate_jic.cof(738B)