文件名称：30_ces_svtb_2011.12.rar
文件大小：76KB
文件格式：RAR
更新时间：2023-08-03 06:44:23
systemverilog SV 芯片验证 路由器
systemVerilog的路由器验证实例，包括LAB1~LAB6，完整版，带注释。完整版，带注释。看不懂不要钱。
【文件预览】：
30_ces_svtb_2011.12
----rtl()
--------bad()
--------router.v(18KB)
----.testMaster()
--------ReceiverBase.sv(2KB)
--------Driver.sv(2KB)
--------Generator.sv(1KB)
--------Scoreboard.sv(2KB)
--------Packet.sv(2KB)
--------router.v(18KB)
--------Receiver.sv(1KB)
--------router.test_top.sv(568B)
--------router.if.sv(504B)
--------test.sv(296B)
--------router.tb.sv(1KB)
--------Makefile(458B)
--------DriverBase.sv(2KB)
----solutions()
--------lab6()
--------lab4()
--------lab1()
--------lab2()
--------lab3()
--------lab5()
----.setup.modules(194B)
----labs()
--------lab6()
--------lab4()
--------lab1()
--------lab2()
--------lab3()
--------lab5()
----README(3KB)
----.testscript(9KB)