文件名称：CPLD开发板配套veriLOG HDL 例程源码之除法器
文件大小：114KB
文件格式：RAR
更新时间：2012-05-14 05:00:43
例程 CPLD 除法器
CPLD开发板配套veriLOG HDL 例程源码之除法器
【文件预览】：
除法器
----div.fit.summary(388B)
----cmp_state.ini(3B)
----div.pof(27KB)
----.xhdl3.xref(158B)
----div.qws(1KB)
----div.done(26B)
----db()
--------div.asm.qmsg(1KB)
--------div.syn_hier_info(0B)
--------div.sgdiff.cdb(2KB)
--------div.map.qmsg(8KB)
--------div.map.hdb(6KB)
--------div.sld_design_entry_dsc.sci(135B)
--------div.pre_map.cdb(2KB)
--------div.(0).cnf.cdb(2KB)
--------div.cmp.cdb(5KB)
--------div.cbx.xml(85B)
--------div.(0).cnf.hdb(1KB)
--------div.rtlv_sg.cdb(2KB)
--------div.db_info(136B)
--------div.pre_map.hdb(6KB)
--------div.hif(414B)
--------div_cmp.qrpt(0B)
--------div.eco.cdb(141B)
--------div.cmp.rdb(11KB)
--------div.rtlv_sg_swap.cdb(158B)
--------div.sgdiff.hdb(6KB)
--------div.psp(0B)
--------div.rtlv.hdb(6KB)
--------div.map.cdb(2KB)
--------div.cmp.hdb(6KB)
--------div.tan.qmsg(7KB)
--------div.sld_design_entry.sci(135B)
--------div.cmp.tdb(3KB)
--------div.hier_info(1KB)
--------div.cmp0.ddb(21KB)
--------div.fit.qmsg(11KB)
--------div.signalprobe.cdb(394B)
----div.fit.eqn(5KB)
----div.v.bak(1KB)
----div.map.eqn(4KB)
----div.map.rpt(15KB)
----div.fit.rpt(50KB)
----div.qpf(943B)
----div.cdf(302B)
----div.tan.summary(707B)
----div.pin(19KB)
----div.flow.rpt(4KB)
----div.v(1KB)
----div.asm.rpt(7KB)
----div.map.summary(345B)
----div.tan.rpt(9KB)
----div.qsf(3KB)