文件名称：fpga_prototyping_verilog
文件大小：9KB
文件格式：ZIP
更新时间：2024-03-27 21:26:45
Makefile
通过Verilog示例书进行的fpga原型实验 将破冰船与yosys，icestorm和nextpnr开源工具结合使用
【文件预览】：
fpga_prototyping_verilog-master
----LICENSE.hardware(4KB)
----main.mk(662B)
----sim_helpers()
--------assert.v(172B)
----test()
--------test_tb.v(404B)
--------top.v(163B)
--------test.pcf(1KB)
--------Makefile(77B)
----README.md(133B)
----LICENSE.software(11KB)
----.gitignore(40B)