文件名称：H264的VHDL代码
文件大小：7.28MB
文件格式：RAR
更新时间：2015-06-27 15:40:14
H264，VHDL
H264的VHDL代码，通过验证了的，在MODELSIM上仿真通过
【文件预览】：
H264的VHDL代码
----timescale.v(546B)
----rec_DF_RAM_ctrl.v(6KB)
----heading_one_detector.v(3KB)
----ram_async_1r_sync_1w.v(3KB)
----Inter_pred_sliding_window.v(130KB)
----nova_tb.v(3KB)
----BitStream_buffer.v(12KB)
----nova.v(8KB)
----syntax_decoding.v(25KB)
----DF_reg_ctrl.v(16KB)
----ext_frame_RAM1_wrapper.v(5KB)
----total_zeros_decoding.v(15KB)
----vish_stacktrace.vstf(21KB)
----Inter_pred_CPE.v(4KB)
----Intra4x4_PredMode_decoding.v(15KB)
----Intra_pred_PE.v(69KB)
----Intra_pred_top.v(14KB)
----transcript(448B)
----rec_gclk_gen.v(17KB)
----DF_top.v(7KB)
----NumCoeffTrailingOnes_decoding.v(26KB)
----akiyo300_1ref.txt(640KB)
----Intra_pred_pipeline.v(32KB)
----QP_decoding.v(2KB)
----bs_decoding.v(45KB)
----Inter_pred_top.v(29KB)
----reconstruction.v(22KB)
----end_of_blk_decoding.v(3KB)
----ext_RAM_ctrl.v(3KB)
----sum.v(24KB)
----run_decoding.v(12KB)
----BitStream_parser_FSM_gating.v(28KB)
----cavlc_consumed_bits_decoding.v(2KB)
----hybrid_pipeline_ctrl.v(11KB)
----nova_spec.doc(3.09MB)
----Inter_pred_reg_ctrl.v(124KB)
----cavlc_decoder.v(10KB)
----Inter_mv_decoding.v(93KB)
----DF_pipeline.v(34KB)
----Intra_pred_reg_ctrl.v(36KB)
----level_decoding.v(8KB)
----Inter_pred_LPE.v(24KB)
----bitstream_gclk_gen.v(13KB)
----CodedBlockPattern_decoding.v(6KB)
----Inter_pred_pipeline.v(33KB)
----Beha_BitStream_ram.v(1KB)
----~$va_spec.doc(162B)
----ram_sync_1r_sync_1w.v(3KB)
----nova_defines.v(12KB)
----pc_decoding.v(10KB)
----readme.txt(43B)
----nC_decoding.v(30KB)
----BitStream_controller.v(26KB)
----exp_golomb_decoding.v(6KB)
----ext_frame_RAM0_wrapper.v(5KB)
----IQIT.v(32KB)
----PhD thesis.pdf(7.85MB)
----DF_mem_ctrl.v(30KB)
----dependent_variable_decoding.v(2KB)