用Verilog写的等效采样程序

时间:2014-06-19 05:24:46
【文件属性】:

文件名称:用Verilog写的等效采样程序

文件大小:2.34MB

文件格式:RAR

更新时间:2014-06-19 05:24:46

用Verilog写的等效采样程序

用Verilog写的等效采样程序,对需要写等效采样的朋友很有帮助,更好的理解等效采样技术


网友评论

  • 正在看,感觉有点乱,慢慢学吧
  • 为了电子大赛下载来做参考的,结构上有点参考作用
  • VHDL写的,而且没有说采样精度
  • 很实用,不过需要时间分析代码
  • VHDL的,不是我想要的
  • 注释比较少。而且是VHDL,不是verilog,跟标题不符合啊。
  • 嗯,很难懂,不过楼主还是辛苦了!
  • 好像不是随机等效采样,像是顺序等效采样
  • 没有写等效采样频率可以做到多少
  • 不是verilog的,比较郁闷
  • 这是VHDL的,描述不符合,一点注释都没
  • 有点没看懂,语言不对吧
  • 这是用VHDL写的,和楼主描述不一致啊?
  • 有点看不明白。。注释太少。