文件名称：夏宇闻著作：从算法设计到硬线逻辑的实现
文件大小：3.84MB
文件格式：ZIP
更新时间：2022-04-24 08:30:37
夏宇闻
学习FPGA和Verilog HDL语言的重要参考资料；内容：第一章数字信号处理、计算、程序、算法和硬线逻辑的基本概念；第二章 Verilog HDL设计方法概述；第三章 Verilog HDL的基本语法；第四章 不同抽象级别的Verilog HDL模型；第五章 基本运算逻辑和它们的Verilog HDL模型；第六章 运算和数据流动控制逻辑；第七章 有限状态机和可综合风格的Verilog HDL；第八章 可综合的VerilogHDL设计实例；第九章 虚拟器件和虚拟接口模型
【文件预览】：
夏宇闻著作：从算法设计到硬线逻辑的实现
----第四章.doc(411KB)
----第二章.doc(236KB)
----样品BOM——小批量低价BOM表分析工具.url(134B)
----工程师资料免费领取.txt(1KB)
----第七章.doc(1MB)
----第八章.doc(704KB)
----免费申请领取样品.url(139B)
----第六章.doc(164KB)
----第一章.doc(46KB)
----第三章.doc(815KB)
----第九章.doc(276KB)
----第五章.doc(246KB)