文件名称：xilinxFPGA之ROM原语的使用
文件大小：73KB
文件格式：RAR
更新时间：2019-06-09 08:57:49
verilog_rom
xilinxＦＰＧＡROM32*1原语的使用，vivado工程，含有仿真测试文件Testbench,添加地址寄存器，能够按址寻找你所存储的数据，仿真一目了然，对初学者甚好。
【文件预览】：
Privite_rom_32_addr_20160519
----vivado_4760.backup.log(4KB)
----test.sim()
--------sim_1()
----vivado.log(16KB)
----test.xpr(3KB)
----test.cache()
--------wt()
--------compile_simlib()
----vivado_4760.backup.jou(856B)
----vivado_7044.backup.jou(822B)
----vivado.jou(967B)
----vivado_7044.backup.log(13KB)
----.Xil()
----test.srcs()
--------sources_1()
--------sim_1()