FPGA中时钟和时序问题介绍

【文件属性】：

文件名称：FPGA中时钟和时序问题介绍

文件大小：261KB

文件格式：PDF

更新时间：2012-08-09 04:42:41

时钟 时序

时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错；因而明确FPGA设计中决定系统时钟的因素，尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。