文件名称：LDPC编码的FPGA实现 (2007年)
文件大小：266KB
文件格式：PDF
更新时间：2024-05-18 07:17:12
工程技术 论文
低密度奇偶校验码(简称 LDPC码)是目前距离香农限最近的一种线性纠错码,它的直接编码运算量较 大,通常具有码长的二次方复杂度。为此,利用有效的校验矩阵,来降低编码的复杂度,同时研究利用大规模集 成电路实现 LDPC码的编码。在 ISE8.2软件平台上采用基于 FPGA的 Verilog HDL语言实现了有效的编码过 程,为 LDPC码的硬件实现和实际应用提供了依据。