文件名称：基于DSP Builder的FIR滤波器的设计与实现
文件大小：612KB
文件格式：PDF
更新时间：2024-05-06 13:08:10
有限冲激响应滤波器 现场可编程门阵列 DSP Builder
现场可编程门阵列（FPGA）器件以其灵活的可配置特性，可以很好地解决并行性和速度问题而广泛应用于数字信号领域,但使用VHDL或VerilogHDL语言进行设计的难度较大。提出了一种采用DSP Builder实现有限冲激响应滤波器的设计方案，并以一个16阶低通FIR数字滤波器的实现为例,设计并完成软硬件仿真与验证。结果表明,该方法简单易行,能满足设计要求。