Modeling_and_Simulation_to_the_Design_of_ΣΔ_Fractional-N_Frequency_Synthesizer

【文件属性】：
文件名称：Modeling_and_Simulation_to_the_Design_of_ΣΔ_Fractional-N_Frequency_Synthesizer
文件大小：226KB
文件格式：PDF
更新时间：2014-03-10 03:16:31
PLL 建模 verilog 利用Verilog-A对PLL进行建模的论文，有算法，有源码。