文件名称：xilinx配置数据读取程序
文件大小：1.81MB
文件格式：RAR
更新时间：2018-03-25 17:55:36
fpga verilog flash xcf
读取Xilinx配置芯片数据的程序 通过读取该芯片数据，可以利用外部控制器对FPGA的烧写进行控制
【文件预览】：
flash_ctrl
----xilinxsim.ini(16B)
----ipcore_dir()
----flash_read_ctr_envsettings.html(9KB)
----isim.log(558B)
----flash_ctrl.xise(38KB)
----modelsim.ini(12KB)
----iseconfig()
--------flash_read_ctr.xreport(21KB)
--------flash_ctrl.projectmgr(8KB)
--------program_ctr.xreport(21KB)
----flash_read_ctr_xst.xrpt(14KB)
----read_test_beh.prj(130B)
----isim.cmd(44B)
----read_test.fdo(1KB)
----flash_read_ctr.xst(1KB)
----transcript(2KB)
----work()
--------_vmake(26B)
--------glbl()
--------read_test()
--------_temp()
--------flash_read_ctr()
--------@_opt()
--------_info(945B)
----flash_read_ctr.ngc(29KB)
----_xmsgs()
--------netgen.xmsgs(665B)
--------pn_parser.xmsgs(783B)
--------xst.xmsgs(367B)
----flash_read_ctr_summary.html(5KB)
----read_test.v(1KB)
----fuse.log(1KB)
----flash_read_ctr.prj(32B)
----read_test_isim_beh.wdb(53.56MB)
----isim()
--------read_test_isim_beh.exe.sim()
--------work()
--------isim_usage_statistics.html(2KB)
----flash_read_ctr.syr(17KB)
----netgen()
--------synthesis()
----xst()
--------dump.xst()
--------projnav.tmp()
--------work()
----hdl()
--------flash_ctr.v(6KB)
----flash_read_ctr.cmd_log(1KB)
----read_test_wave.fdo(426B)
----vsim.wlf(208KB)
----flash_read_ctr.stx(0B)
----flash_ctrl.gise(9KB)
----flash_read_ctr.ngr(38KB)
----read_test.udo(381B)
----webtalk_pn.xml(3KB)
----flash_read_ctr.lso(6B)
----read_test.vhd(3KB)
----program_ctr_summary.html(4KB)
----read_test_isim_beh.exe(117KB)