文件名称：SDRAM接口模块的VeriogHDL设计
文件大小：12KB
文件格式：ZIP
更新时间：2024-01-23 18:10:19
FPGA SDRAM读写 VerilogHDL 架构设计
基于FPGA的SDRAM接口模块的VeriogHDL设计，本接口模块可以实现，对SDRAM的初始化，刷新，读，写操作，设计架构及思路可以查看博客SDRAM系列分类专栏。
【文件预览】：
SDRAM.v
INIT.v
WRITE.v
CONTRL.v
READ.v
AUTO_REFRESH.v
SDRAM_PIN_SEL.v