文件名称：基于AXI总线串行RapidIO端点控制器的FPGA实现 (2014年)
文件大小：396KB
文件格式：PDF
更新时间：2024-06-20 20:51:34
自然科学 论文
针对现代高性能嵌入式系统高速串行RapidIO(SRIO)信号接人的应用需求，提出一种基于AXI总线的 SRIO端点控制器IP核设计方案。以XC5VLX220-FF1760现场可编程门阵列芯片为目标器件，利用硬件设计实现SRIO接口电路。该方案采用合理的硬件结构，能够提高信息采集和输出的时效性。此外，AXI总线能够使SRIO端点控制器IP核更方便地集成到SoC芯片中，可以在片内提供更高的数据传输带宽。利用 SRIO协议实现的FPGA内置多DSP IP核，读写操作速率能稳定地达到每通道3．125 Gb/s，