文件名称：zipcpu:轻巧的RISC CPU软核
文件大小：140.99MB
文件格式：ZIP
更新时间：2024-05-19 02:13:09
cpu fpga verilog cross-compiler wishbone
Zip CPU Zip CPU是一种轻巧的小型RISC CPU。 具体的设计目标包括： 32位。 所有寄存器，地址和指令的长度均为32位。 虽然字节大小本身一次是32位，但CPU现在像处理所有其他CPU一样处理8位字节 RISC CPU。 指令名义上每个周期完成一次，但乘法，除法，存储器访问和（最终）浮点指令除外。 加载/存储架构。 只有加载和存储指令才能访问内存。 叉骨兼容。 所有内存和外围设备均可通过单个叉骨总线访问。 Von-Neumann架构，意味着指令和数据都共享一条公共总线。 流水线架构，具有用于预取，解码，读取操作数的阶段，包含ALU，存储器，除法和浮点单元的组合阶段，然后是最终的写回阶段。 两种模式的机器：管理员和用户，每种模式具有不同的访问级别。 完全开源，根据GPL授权。 独特的特征 当前仅执行29条指令。 还为浮点单元保留了六个附加指令，但此类单元尚未