文件名称：SystemVerilog For Design_ A Guide to Using SystemVerilog for Hardware Design and Modeling.pdf
文件大小：2.51MB
文件格式：PDF
更新时间：2011-04-14 04:27:13
用SystemVerilog进行设计建模的电子书
SystemVerilog For Design_ A Guide to Using SystemVerilog for Hardware Design and Modeling.pdf
【文件属性】：