文件名称：Verilog-caches:用 Verilog-HDL 编写的各种缓存
文件大小：14KB
文件格式：ZIP
更新时间：2024-06-30 08:26:48
Verilog
Verilog 缓存 用 Verilog-HDL 编写的各种缓存。 4way_4word 缓存 4路组相联高速缓存 行大小为 4 个字 缓存替换策略是 LRU 8way_4word 缓存 8路组相联高速缓存 行大小为 4 个字 缓存替换策略为 Pseudo-LRU free_config_cache 默认缓存配置为 8 路组关联 您可以通过发送 cache_config 信号来更改缓存配置 当您在 FPGA 上实现此缓存时，您可以在 FPGA 运行时更改配置
【文件预览】：
Verilog-caches-master
----free_config_cache.v(41KB)
----simple_ram.v(2KB)
----4way_4word.v(18KB)
----LICENSE(1KB)
----README.md(535B)
----8way_4word.v(25KB)