文件名称：Verilog_HDL数字系统设计 （393页）
文件大小：8.98MB
文件格式：PDF
更新时间：2014-10-06 06:46:03
verilog FPGA 数字 CPLD
Verilog_HDL数字系统设计 共393页 详细介绍Verilog语言及FPGA、CPLD开发过程中需要注意的问题 结合实例、数字系统设计讲解 新书！
Verilog_HDL数字系统设计 （393页）
【文件属性】：
网友评论
- 好书一本，好好看
- 很不错的书籍，非常清晰，值得下载学习