文件名称：FPAG的十分频
文件大小：2KB
文件格式：7Z
更新时间：2021-12-03 16:26:58
CNT10 FPGA VHDL
其实就是时钟信号每翻转十次，分频电路翻转一次。这个用加法器就能实现了。 时钟接到加法器的时钟信号上，原始时钟信号每翻转一次，加法器计数一次，加法器计数到10（10还是5.记不清。反正就是倍频。），你让输出信号翻转就可以了，这样输出信号就是10分频。 所以只要一个加法器，和一个检测电路，每当检测到加法器输出为10的时候，让D触发器翻转一次就可以了，同时让加法器清零。再计满十次再翻转。 至于检测电路就简单啦，10嘛，就是1010啦，一个与门结第二位和最高位。
【文件预览】：
CNT10
----cnt10()
--------db()
--------cnt10.qsf(2KB)
--------cnt10.qws(938B)
--------dec()
--------cnt()
--------cnt10.qpf(1KB)